PHOTODETECTOR

Patent number:

JP2001141562

Publication date:

2001-05-25

Inventor:

MIZUNO SEIICHIRO: YAMAMOTO HIROO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:

- international:

G01J1/46; H01L31/10; H04N5/335

- european:

Application number:

JP19990324270 19991115


Priority number(s):

JP19990324270 19991115

Report a data error here

Abstract of JP2001141562

PROBLEM TO BE SOLVED: To provide a photodetector with a large optical detection dynamic range, excellent optical detection accuracy, and a small circuit scale. SOLUTION: In an integral circuit 10, electric charges matching current signals outputted from a photodiode PD are integrated, and an integral signal matching the quantity of electric charge is outputted. In a CSD circuit 20, a CDS signal of a value matching the changing amount of the integral signal is outputted. In a comparison circuit 30, dimensions of the CDS signal value and a reference voltage value are compared with each other, and if the CDS signal value is above the reference voltage value, a saturation signal showing this is outputted. By means of a logical OR circuit 61, the charges accumulated in the integral circuit 10 are reset when the CDS signal value is above the reference voltage value. A counting circuit 40 counts an event of excess of the CDS signal value above the reference voltage value, and the counted value is outputted as a first digital signal. The CDS signal is A/D converted by means of an A/D conversion circuit 50 using the reference voltage value as an A/D conversion range, and this A/D conversion result is outputted as a second digital signal.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公興番号 特開2001-141562 (P2001-141562A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7		識別記号	FΙ		Ť	-73-1*(参考)
G01J	1/46		G 0 1 J	1/46		2G065
	1/44			1/44	Α	5 C 0 2 4
H01L	31/10		H04N	5/335	P	5 F 0 4 9
H 0 4 N	5/335		H01L	31/10	G	

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21)出顧番号

特願平11-324270

(22)出顧日

平成11年11月15日(1999.11.15)

104. 3. 9
SEARCH REPORT

(71)出願人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(72)発明者 水野 誠一郎

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(72)発明者 山本 洋夫

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(74)代理人 100088155

弁理士 長谷川 芳樹 (外3名)


最終頁に続く

(54) 【発明の名称】 光検出装置

(57)【要約】

【課題】 光検出のダイナミックレンジが大きく、光検 出精度が優れ、回路規模が小さい光検出装置を提供す る。

【解決手段】 積分回路10で、フォトダイオードPD より出力された電流信号に応じた電荷が蓄積され、この電荷量に応じた積分信号が出力される。CDS回路20で、積分信号値の変化量に応じた値のCDS信号が出力される。比較回路30で、CDS信号値と基準電圧値以上である。比較回路30で、CDS信号値が基準電圧値以上であれば、その旨を示す飽和信号が出力される。論理和回路61により、CDS信号値が基準電圧値以上であるときに、積分回路10に蓄積されている電荷がリセットされる。計数回路40により、CDS信号値が基準電圧値以上をある。計数回路40により、CDS信号値が基準電圧値以上となった事象が計数されて、その計数値が第1のデジタル信号として出力される。基準電圧値をA/D変換レンジとするA/D変換回路50によりCDS信号がA/D変換されて、そのA/D変換結果が第2のデジタル信号として出力される。



【特許請求の範囲】

【請求項1】 受光した光の光量に応じた電流信号を出力する受光素子と、

1

前記受光素子から出力された電流信号に応じて電荷を蓄積して、その蓄積された電荷の量に応じた積分信号を出力する積分回路と、

前記積分信号の値と基準電圧値とを大小比較して、前記 積分信号の値が前記基準電圧値以上であれば、その旨を 示す飽和信号を出力する比較回路と、

前記飽和信号に基づいて、前記積分信号の値が前記基準 10 電圧値以上であるときに、前記積分回路に蓄積されてい る電荷をリセットするリセット手段と、

前記飽和信号に基づいて、前記積分信号の値が前記基準 電圧値以上となった事象を計数して、その計数値を第1 のデジタル信号として出力する計数回路と、

前記基準電圧値をA/D変換レンジとして前記積分信号をA/D変換して、そのA/D変換の結果を第2のデジタル信号として出力するA/D変換回路と、

を備えることを特徴とする光検出装置。

【請求項2】 前記受光素子、前記積分回路、前記比較 20回路、前記リセット手段および前記計数回路を複数組備 え、との複数組に対して前記A/D変換回路を1つ備 え、

前記複数組それぞれに設けられ、各積分回路から出力される積分信号を保持して前記A/D変換回路へ順次に出力するホールド回路を更に備える、

ことを特徴とする請求項1記載の光検出装置。

【請求項3】 受光した光の光量に応じた電流信号を出力する受光素子と、

前記受光素子から出力された電流信号に応じて電荷を蓄 30 積して、その蓄積された電荷の量に応じた積分信号を出 力する積分回路と、

前記積分信号の値の変化量に応じた値のCDS信号を出力するCDS回路と、

前記CDS信号の値と基準電圧値とを大小比較して、前記CDS信号の値が前記基準電圧値以上であれば、その 旨を示す飽和信号を出力する比較回路と、

前記飽和信号に基づいて、前記CDS信号の値が前記基準電圧値以上であるときに、前記積分回路に蓄積されている電荷をリセットするリセット手段と、

前記飽和信号に基づいて、前記CDS信号の値が前記基 準電圧値以上となった事象を計数して、その計数値を第 1のデジタル信号として出力する計数回路と、

前記基準電圧値をA/D変換レンジとして前記CDS信号をA/D変換して、そのA/D変換の結果を第2のデジタル信号として出力するA/D変換回路と、

を備えることを特徴とする光検出装置。

【請求項4】 前記受光素子、前記積分回路、前記CD S回路、前記比較回路、前記リセット手段および前記計 数回路を複数組備え、との複数組に対して前記A/D変 50

換回路を1つ備え、

前記複数組それぞれに設けられ、各CDS回路から出力されるCDS信号を保持して前記A/D変換回路へ順次に出力するホールド回路を更に備える、

ことを特徴とする請求項3記載の光検出装置。

【請求項5】 前記リセット手段は、前記積分回路に蓄積されている電荷を相殺するだけの電荷を注入することで、前記積分回路に蓄積されている電荷をリセットする、ことを特徴とする請求項1または3に記載の光検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、受光した光の光量 に応じた信号をデジタル信号として出力する光検出装置 に関するものである。

[0002]

【従来の技術】光検出装置は、受光した光の光量に応じた電流信号を出力する受光素子と、この受光素子から出力された電流信号に応じて電荷を蓄積して該電荷の量に応じた積分信号を出力する積分回路と、を備えている。この光検出装置を用いれば、積分回路から出力される積分信号に基づいて、受光素子が受光した光の光量を求めることができる。また、光検出装置は、積分回路から出力される積分信号(アナログ信号)をA/D変換回路によりA/D変換して、デジタル信号を出力する場合がある。このような光検出装置は、光検出のダイナミックレンジ(デジタル信号のビット数)を大きくすることが課題の1つとされている。

[0003] 例えば、特開平5-215607号公報に開示された光検出装置は、△変調方式を採用してダイナミックレンジの向上を図っている。この光検出装置は、積分回路の後段に設けられた比較回路により積分信号の値と基準電圧値とを大小比較して、前者が後者より大きいと判断されたときには、受光素子から積分回路に入力する電荷をダンプするとともに、この事象を計数する。そして、この計数値(デジタル信号)に基づいて、受光素子が受光した光の光量を求めるものである。

【0004】また、特開平9-298690号公報に開示された光検出装置は、Σ△変調方式を採用してダイナミックレンジの向上を図っている。この光検出装置は、積分回路の後段に設けられた比較回路により積分信号の値と基準電圧値とを大小比較して、両者が等しくなるように、受光素子から出力される電流信号に基づいて積分回路に蓄積される電荷に対して一定量の電荷を加算または減算するとともに、この一定量の電荷を加算する事象を計数する。そして、この計数値(デジタル信号)に基づいて、受光素子が受光した光の光量を求めるものである。

[0005]

【発明が解決しようとする課題】しかしながら、上記の

何れの従来技術も以下のような問題点を有している。すなわち、積分回路に蓄積される電荷をダンプする為に用いられるスイッチング回路の動作時にスイッチングノイズが生じ易いことから、光検出精度が悪く、微弱光の光量を検出するのには適していない。積分回路に蓄積される電荷をダンプする為に必要な回路の規模が大きく、したがって、コストが高く、また、消費電力が大きい。 【0006】本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジが大きく、光検出精度が優れ、回路規模が小さい光検出装置を 10 提供することを目的とする。

3

[0007]

【課題を解決するための手段】本発明に係る第1の光検 出装置は、(1) 受光した光の光量に応じた電流信号を出 力する受光素子と、(2) 受光素子から出力された電流信 号に応じて電荷を蓄積して、その蓄積された電荷の量に 応じた積分信号を出力する積分回路と、(3) 積分信号の 値と基準電圧値とを大小比較して、積分信号の値が基準 電圧値以上であれば、その旨を示す飽和信号を出力する 比較回路と、(4) 飽和信号に基づいて、積分信号の値が 基準電圧値以上であるときに、積分回路に蓄積されてい る電荷をリセットするリセット手段と、(5) 飽和信号に 基づいて、積分信号の値が基準電圧値以上となった事象 を計数して、その計数値を第1のデジタル信号として出 力する計数回路と、(6) 基準電圧値をA/D変換レンジ として積分信号をA/D変換して、そのA/D変換の結 果を第2のデジタル信号として出力するA/D変換回路 と、を備えることを特徴とする。

【0008】との光検出装置によれば、受光した光の光 量に応じて受光素子より出力された電流信号は積分回路 に入力し、との積分回路では、その電流信号に応じた電 荷が蓄積され、その蓄積された電荷の量に応じた積分信 号が出力される。比較回路では、積分回路から出力され た積分信号の値と基準電圧値とが大小比較され、積分信 号の値が基準電圧値以上であれば、その旨を示す飽和信 号が出力される。そして、リセット手段により、比較回 路から出力される飽和信号に基づいて、積分信号の値が 基準電圧値以上であるときに、積分回路に蓄積されてい る電荷がリセットされる。計数回路により、この飽和信 号に基づいて、積分信号の値が基準電圧値以上となった 40 事象が計数されて、その計数値が第1のデジタル信号と して出力される。また、積分回路から出力された積分信 号は、基準電圧値をA/D変換レンジとするA/D変換 回路によりA/D変換されて、そのA/D変換の結果が 第2のデジタル信号として出力される。第1および第2 のデジタル信号が、この光検出装置の出力信号となる。 【0009】また、本発明に係る第1の光検出装置は、 (1) 受光素子、積分回路、比較回路、リセット手段およ び計数回路を複数組備え、この複数組に対してA/D変

積分回路から出力される積分信号を保持してA/D変換回路へ順次に出力するホールド回路を更に備える、ことを特徴とする。この場合には、各組それぞれの受光素子が受光した光の光量に応じた第1 および第2 のデジタル信号が順次に出力されるので、1 次元または2 次元の光像を撮像することができる。

【0010】本発明に係る第2の光検出装置は、(1)受 光した光の光量に応じた電流信号を出力する受光素子 と、(2) 受光素子から出力された電流信号に応じて電荷 を蓄積して、その蓄積された電荷の量に応じた積分信号 を出力する積分回路と、(3) 積分信号の値の変化量に応 じた値のCDS信号を出力するCDS回路と、(4) CD S信号の値と基準電圧値とを大小比較して、CDS信号 の値が基準電圧値以上であれば、その旨を示す飽和信号 を出力する比較回路と、(5) 飽和信号に基づいて、CD S信号の値が基準電圧値以上であるときに、積分回路に 蓄積されている電荷をリセットするリセット手段と、 (6) 飽和信号に基づいて、CDS信号の値が基準電圧値 以上となった事象を計数して、その計数値を第1のデジ タル信号として出力する計数回路と、(7) 基準電圧値を A/D変換レンジとしてCDS信号をA/D変換して、 そのA/D変換の結果を第2のデジタル信号として出力 するA/D変換回路と、を備えることを特徴とする。 【0011】この光検出装置によれば、受光した光の光 量に応じて受光素子より出力された電流信号は積分回路 に入力し、との積分回路では、その電流信号に応じた電 荷が蓄積され、その蓄積された電荷の量に応じた積分信 号が出力される。CDS(相関二重サンプリング、Corr elated Double Sampling) 回路では、積分信号の値の変 化量に応じた値のCDS信号が出力される。比較回路で は、CDS回路から出力されたCDS信号の値と基準電 圧値とが大小比較され、CDS信号の値が基準電圧値以 上であれば、その旨を示す飽和信号が出力される。そし て、リセット手段により、比較回路から出力される飽和 信号に基づいて、CDS信号の値が基準電圧値以上であ るときに、積分回路に蓄積されている電荷がリセットさ れる。計数回路により、との飽和信号に基づいて、CD S信号の値が基準電圧値以上となった事象が計数され て、その計数値が第1のデジタル信号として出力され る。また、CDS回路から出力されたCDS信号は、基 準電圧値をA/D変換レンジとするA/D変換回路によ りA/D変換されて、そのA/D変換の結果が第2のデ ジタル信号として出力される。第1 および第2のデジタ ル信号が、この光検出装置の出力信号となる。 【0012】また、本発明に係る第2の光検出装置は、

更に備える、ことを特徴とする。この場合には、各組そ れぞれの受光素子が受光した光の光量に応じた第1およ び第2のデジタル信号が順次に出力されるので、1次元 または2次元の光像を撮像することができる。

【0013】本発明に係る第1または第2の光検出装置 では、リセット手段は、積分回路に蓄積されている電荷 を相殺するだけの電荷を注入することで、積分回路に蓄 積されている電荷をリセットする、ことを特徴とする。 この場合には、積分回路のリセット動作の後に直ちに積 分動作が再開されるので、光検出時間を短くすることが 10 でき、或いは、高感度の光検出結果を得ることができ る。

【0014】なお、第1の光検出装置において、積分回 路がリセット状態であるときに積分信号が所定のリセッ トレベルであれば、比較回路における基準電圧値は、そ のリセットレベルとA/D変換回路のA/D変換レンジ との和とする。また、受光素子と積分回路との接続の態 様によっては、受光素子が光を受光すると積分信号の値 が小さくなっていく場合があるが、この場合には、積分 信号の減少幅と基準電圧値とが比較回路により大小比較 20 される。

【0015】同様に、第2の光検出装置において、CD S回路がリセット状態であるときにCDS信号が所定の リセットレベルであれば、比較回路における基準電圧値 は、そのリセットレベルとA/D変換回路のA/D変換 レンジとの和とする。また、受光素子と積分回路との接 続の態様によっては、受光素子が光を受光するとCDS 信号の値が小さくなっていく場合があるが、との場合に は、CDS信号の減少幅と基準電圧値とが比較回路によ り大小比較される。

[0016]

【発明の実施の形態】以下、添付図面を参照して本発明 の実施の形態を詳細に説明する。なお、図面の説明にお いて同一の要素には同一の符号を付し、重複する説明を 省略する。

【0017】 (第1の実施形態) 先ず、本発明に係る光 検出装置の第1の実施形態について説明する。図1は、 第1の実施形態に係る光検出装置1の回路図である。第 1の実施形態に係る光検出装置1は、フォトダイオード (受光素子) PD、積分回路10、CDS回路20、比 40 較回路30、計数回路40、A/D変換回路50および 論理和回路(リセット手段)61を備えている。

【〇〇18】フォトダイオードPDは、カソード端子が 電源電位V ddとされ、アノード端子が積分回路10の入 力端子に接続されている。フォトダイオードPDは、受 光した光の光量に応じた電流信号をアノード端子から積 分回路10の入力端子へ出力する。

【0019】積分回路10は、入力端子と出力端子との 間に互いに並列にアンプA、、容量素子C」およびスイッ チ素子SW,が接続されている。アンプA,は、その反転 50 理値Hへ変化する事象を計数し、その計数値を第1のデ

入力端子がフォトダイオードP Dのアノード端子と接続 され、非反転入力端子が基準電圧値V inp1とされてい る。容量素子C,およびスイッチ素子SW,は、アンプA 1の反転入力端子と出力端子との間に設けられている。 積分回路10は、スイッチ素子S♥,が閉じているとき には、容量素子C1を放電して初期化する。一方、積分 回路10は、スイッチ素子SW₁が開いているときに は、フォトダイオードPDから入力端子に入力した電荷 を容量素子C、に蓄積して、その蓄積された電荷に応じ た電圧信号 (これを積分信号と呼ぶ。)を出力端子から 出力する。この積分信号は、フォトダイオードPDが受 光した光の光量に応じたものであり、アンプA、の非反 転入力端子に入力する基準電圧値Vinp1をリセットレベ ルとして示される。スイッチ素子SW₁は、論理和回路 61から出力される信号に基づいて開閉する。

【0020】 CDS回路20は、入力端子と出力端子と の間に順に容量素子C」、およびアンプA、を有してい る。また、アンプA₁の入出力間にスイッチ素子SW₁お よび容量素子C、、が互いに並列的に接続されている。ア ンプA、は、その反転入力端子が容量素子C、1と接続さ れ、非反転入力端子が基準電圧値Vinp2とされている。 容量素子C、、およびスイッチ素子SW、は、アンプA、の 反転入力端子と出力端子との間に設けられている。CD S回路20は、スイッチ素子SW,が閉じているときに は、容量素子Czzを放電して初期化する。一方、CDS 回路20は、スイッチ素子SW,が開いているときに は、入力端子から容量素子Czzを経て入力した電荷を容 量素子C,, に蓄積して、その蓄積された電荷に応じた電 圧信号(これをCDS信号と呼ぶ。)を出力端子から出 30 力する。このCDS信号は、積分回路10から出力され る積分信号の変化量に応じたものであり、アンプA2の 非反転入力端子に入力する基準電圧値Vinp2をリセット レベルとして示される。スイッチ素子SWzはVclamp制 御信号に基づいて開閉する。

【0021】比較回路30は、CDS回路20から出力 されるCDS信号を反転入力端子に入力し、基準電圧値 (Vinp2+Vmax)を非反転入力端子に入力して、両者 の値を大小比較し、CDS信号の値が基準電圧値(Vin p2+Vmax)以上であれば、その旨を示す論理値Hの飽 和信号を出力する。CDS信号の値が基準電圧値(Vin p2+Vmax)未満であれば、飽和信号は論理値しであ る。なお、比較回路30の非反転入力端子に入力する基 準電圧値 (Vinp2+Vmax) は、CDS回路20のアン プA,の非反転入力端子に入力する基準電圧値Vinp2 (すなわち、CDS信号のリセットレベル)と、A/D 変換回路50のA/D変換レンジを規定する基準電圧値 Vmaxとの和である。

【0022】計数回路40は、比較回路30から出力さ れる飽和信号を入力し、この飽和信号が論理値しから論

40

特開2001-141562

ジタル信号として出力する。A/D変換回路50は、基 進電圧値VmaxをA/D変換レンジとし、CDS回路2 0から出力されるCDS信号を入力して、このCDS信 号をA/D変換し、そのA/D変換の結果を第2のデジ タル信号として出力する。ここで、計数回路40から出 力される第1のデジタル信号がMビットであるとし、A /D変換回路50から出力される第2のデジタル信号が Nビットであるとすると、計数回路40およびA/D変 換回路50からは、上位Mビットの第1のデジタル信号 $(D_{M+N-1} \sim D_N)$ と、下位Nビットの第2のデジタル信 10 号(D.,,~D。)とからなる、(M+N) ビットのデジ タル信号 (D_{***-1}~D_o)が、光検出装置 l の出力信号 として出力される。

【0023】論理和回路61は、比較回路30から出力 される飽和信号とV reset制御信号とを入力して、両者 の論理和を示す論理信号を出力し、との論理信号により 積分回路10のスイッチ素子SW₁の開閉を制御する。 なお、V reset制御信号、V clamp制御信号、計数回路 4 0の計数動作をリセットするための制御信号、および、 A/D変換回路50のA/D変換動作を指示するための 制御信号は、この光検出回路1の動作を制御するタイミ ング制御回路 (図示せず) から所定のタイミングで出力 される。

【0024】次に、第1の実施形態に係る光検出装置1 の動作について説明する。図2は、第1の実施形態に係 る光検出装置1の動作を説明するタイミングチャートで ある。また、図3は、特に時刻 t 2付近における動作を 説明するために時間軸を拡大したタイミングチャートで ある。なお、以下では、第1のデジタル信号のビット数 Mを4とし、第2のデジタル信号のピット数Nも4とし て説明する。

【0025】初めに、時刻t0に、積分回路10のスイ ッチ素子SW,が閉じて、容量素子C,の電荷が放電さ れ、積分回路10から出力される積分信号の値はリセッ トレベルVinp1とされる。また、この時刻tOに、CD S回路20のスイッチ素子SW,が閉じて、容量素子C .,の電荷が放電され、CDS回路20から出力される積 分信号の値はリセットレベルVinp2とされる。また、と の時刻 t 0 に、計数回路 4 0 の計数動作がリセットさ れ、第1のデジタル信号は値00002となる。

【0026】時刻tlに、積分回路10のスイッチ素子 SW,が開き、CDS回路20のスイッチ素子SW,も開 く。この時刻 t 1以降、積分回路 10では、フォトダイ オードPDから出力された電荷が容量素子C1に蓄積さ れ、この容量素子C」に蓄積されている電荷に応じた積 分信号が出力される。また、CDS回路20では、積分 回路20から出力された積分信号の変化量に応じた電荷 が容量素子Cススに蓄積され、との容量素子Cススに蓄積さ れている電荷に応じたCDS信号が出力される。すなわ ち、時刻 t 1 以降、積分信号の値は、時刻 t 1 当初のリ 50

セットレベルVinp1から次第に小さくなっていき、CD S信号の値は、時刻t1当初のリセットレベルV inp2か **ら次第に大きくなっていく。**

【0027】やがて時刻t2に、CDS信号の値が比較 回路30における基準電圧値(Vinp2+Vmax)以上に なると、比較回路30から出力される飽和信号は、これ までの論理値Lから論理値Hへ変化する。また、との飽 和信号が論理値しから論理値Hへ変化した事象に基づい て、計数回路40から出力される第1のデジタル信号は 1増されて値0001,となる。

【0028】また、図3に示すように、時刻 t 2 に飽和 信号が論理値Hになると、論理和回路61から出力され る論理信号も論理値Hとなり、積分回路10のスイッチ 素子SW,が閉じて、容量素子C,の電荷が放電され、積 分回路10から出力される積分信号の値がリセットレベ ルV inp1となり、CDS回路20から出力されるCDS 信号の値がリセットレベルVinp2となる。そして、時刻 t2'に、比較回路30から出力される飽和信号が論理 値しとなり、論理和回路61から出力される論理信号も 論理値しとなる。すると、再び、積分回路10のスイッ チ素子SW,が開いて、フォトダイオードPDから出力 された電荷が容量素子C1に新たに蓄積され、この容量 素子C, に蓄積されている電荷に応じた積分信号が出力 される。

【0029】時刻t3, t4およびt5それぞれでも、 上記の時刻 t 2 での動作と同様の動作が起こる。すなわ ち、これらの各時刻において、計数回路40から出力さ れる第1のデジタル信号は1増するとともに、積分回路 10のスイッチ素子S♥₁が一旦閉じて開いた後に、積 分回路10から出力される積分信号の値はリセットレベ ルVinp1から次第に小さくなっていき、CDS回路20 から出力されるCDS信号の値はリセットレベルVinp2 から次第に大きくなっていく。そして、CDS信号の値 が比較回路30における基準電圧値(Vinp2+Vmax) 以上になると、同様の動作を改めて繰り返す。

【0030】図2に示すタイミングチャートでは、時刻

t5を経過した時点で計数回路40から出力される第1 のデジタル信号は0100、となっている。そして、時 刻t6で所定の積分期間が終了するとすれば、この時刻 t 6 における第1のデジタル信号(D,,D,,D,, D.)、および、この時刻t6においてCDS回路20 から出力されているCDS信号がA/D変換回路50に よりA/D変換された結果である第2のデジタル信号 (D,,D,,D,,D,)が、この光検出装置1の出力信号 として出力される。 この光検出装置 1 から出力される出 力信号は、第1のデジタル信号(D,,D,,D,,D,)を 上位4ビットとし、第2のデジタル信号(D,,D,,D,,D,, D。) を下位4 ビットとして、計8 ビットのデジタル信 号 (D,,D,,D,,D,,D,,D,,D,,D,) である。

【0031】以上のように本実施形態に係る光検出装置

1では、積分期間(時刻 t 1~時刻 t 6)に亘ってフォ トダイオードPDが受光した光の光量に応じた値のデジ タル信号として、その上位Mビット分が計数回路40か ら第1のデジタル信号として出力され、下位Nビット分 がA/D変換回路50から第2のデジタル信号として出 力される。したがって、A/D変換回路50のみを設け る場合と比較して、A/D変換回路50に加えて比較回 路30や計数回路40を設けた本実施形態では、光検出 のダイナミックレンジ (デジタル信号のビット数)を大 きくすることができる。

【0032】また、本実施形態に係る光検出装置1で は、積分回路10に蓄積される電荷をダンプすることが 無いので、スイッチングノイズの問題が生じることな く、光検出精度が優れ、微弱光の光量を検出するのにも 好適である。また、比較回路30、計数回路40および 論理和回路61の回路規模が小さく、したがって、コス トが安く、また、消費電力が小さい。さらに、本実施形 態に係る光検出装置1は、CDS回路20を備えている ことにより、積分回路10から出力される積分信号に含 まれるオフセット変動の影響を除去することができる。 【0033】(第2の実施形態)次に、本発明に係る光 検出装置の第2の実施形態について説明する。図4は、 第2の実施形態に係る光検出装置2の回路図である。第 2の実施形態に係る光検出装置2は、第1の実施形態に 係る光検出装置1 (図1) と比較すると、論理和回路6 1に替えてリセット回路(リセット手段)62を備えて いる点で異なる。

【0034】リセット回路62は、スイッチ素子S₩₅₁ ~SW。、、容量素子C。および論理反転素子INVを備 える。スイッチ素子SW。1、容量素子C。およびスイッ チ素子S♥。。は、この順に直列的に接続されており、ス イッチ素子SW₅₁の他端は積分回路10の入力端子に接 続され、スイッチ素子SW。2の他端は基準電圧値Vmax とされている。スイッチ素子SW₅₁と容量素子C₅との 間の接続点はスイッチ素子SW。」を介して接地されてお り、容量素子C。とスイッチ素子SW。2との間の接続点 はスイッチ素子S₩、・を介して接地されている。スイッ チ素子S♥。」およびS♥。。それぞれは、比較回路30か ら出力される飽和信号に基づいて開閉する。また、スイ ッチ素子SW。, およびSW。, それぞれは、比較回路30 から出力される飽和信号が論理反転素子INVにより論 理反転された信号に基づいて開閉する。

【0035】本実施形態に係る光検出装置2の動作は、 第1の実施形態に係る光検出装置1の動作(図2)と略 同様である。ただし、時刻t2,t3,t4およびt5 それぞれにおける積分回路10のリセット動作が異な る。図5は、第2の実施形態に係る光検出装置の時刻 t 2付近における動作を説明するために時間軸を拡大した タイミングチャートである。なお、本実施形態では、時 刻t1以降、積分回路10のスイッチ素子SW,は開い

たままである。

【0036】時刻 t 1 以降であって時刻 t 2 前では、比 較回路30から出力される飽和信号が論理値しであるの で、リセット回路62のスイッチ素子S♥ыおよびS♥ 。。は開き、スイッチ素子SW。。およびSW。。は閉じてい る。この間、リセット回路62の容量素子C。に電荷が 蓄積されている。

10

【0037】時刻t2に、比較回路30から出力される 飽和信号が論理値Hに変化すると、リセット回路62の スイッチ素子S♥。,およびS♥。,は閉じて、スイッチ素 子SW,, およびSW,, は開く。これにより、積分回路1 0の容量素子C1に蓄積されていた電荷は、リセット回 路62の容量素子C。に蓄積されていた電荷と相殺され て、積分回路10から出力される積分信号の値がリセッ トレベルVinp1となり、CDS回路20から出力される CDS信号の値がリセットレベルVinp2となる。その 後、直ちに、フォトダイオードPDから出力された電荷 が容量素子C, に新たに蓄積され、この容量素子C, に蓄 積されている電荷に応じた積分信号が出力される。

【0038】時刻t2'に、比較回路30から出力され る飽和信号が論理値しに変化すると、リセット回路62 のスイッチ素子S♥。、およびS♥。、は開き、スイッチ素 子SW。,およびSW。,は閉じて、リセット回路62の容 量素子C。に電荷が蓄積される。

【0039】時刻t3, t4およびt5それぞれでも、 上記の時刻 t 2 での動作と同様の動作が起こる。すなわ ち、これらの各時刻において、計数回路40から出力さ れる第1のデジタル信号は1増するとともに、積分回路 10の容量素子C,は初期化され、その後、直ちに、積 30 分回路10から出力される積分信号の値はリセットレベ ルVinp1から次第に小さくなっていき、CDS回路20 から出力されるCDS信号の値はリセットレベルVinp2 から次第に大きくなっていく。そして、CDS信号の値 が比較回路30における基準電圧値(Vinp2+Vmax) 以上になると、同様の動作を改めて繰り返す。

【0040】本実施形態に係る光検出装置2は、第1の 実施形態に係る光検出装置1が奏する効果と同様の効果 を奏する他、以下のような効果をも奏する。すなわち、 本実施形態では、時刻 t 2, t 3, t 4 および t 5 それ 40 ぞれにおいて、積分回路10のスイッチ素子SW₁は開 いたままであって、積分回路10の容量素子C。に蓄積 されていた電荷がリセット回路62からの電荷により相 殺されることにより、積分回路10のリセット動作が行 われる。すなわち、第1の実施形態に係る光検出装置1 では、積分回路10のリセット動作から積分動作開始ま で一定の時間(図3における時刻t2から時刻t2)ま での時間)を要するのに対して、本実施形態に係る光検 出装置2では、積分回路10のリセット動作の後に直ち に積分動作が再開される。したがって、第1の実施形態 50 では、図3の時刻t2から時刻t2'までの期間では積

持盟200

分作用が休止するのに対して、との第2の実施形態では、そのような積分作用休止期間が存在せず、連続して 積分を行うことができる。

11

【0041】(第3の実施形態)次に、本発明に係る光検出装置の第3の実施形態について説明する。図6は、第3の実施形態に係る光検出装置3の回路図である。第3の実施形態に係る光検出装置3は、第2の実施形態に係る光検出装置2(図4)と比較すると、CDS回路20が設けられていない点で異なる。

[0042] 本実施形態では、比較回路30は、積分回 10 路10から出力される積分信号を反転入力端子に入力 し、基準電圧値(Vinp1+Vmax)を非反転入力端子に 入力して、両者の値を大小比較する。なお、フォトダイ オードPDと積分回路10との接続の態様が図示のとお りである場合、フォトダイオードPDが光を受光すると 積分信号の値が小さくなっていく。そこで、本実施形態 では、リセットレベルVinp1からの積分信号の減少幅が 値V max以上であれば、その旨を示す論理値Hの飽和信 号を出力する。そうでなければ、飽和信号は論理値しで ある。なお、比較回路30の非反転入力端子に入力する 20 基準電圧値(Vinp1+Vmax)は、積分回路10のアン プA、の非反転入力端子に入力する基準電圧値Vinp1 (すなわち、積分信号のリセットレベル)と、A/D変 換回路50のA/D変換レンジを規定する基準電圧値V maxとの和である。また、A/D変換回路50は、基準 電圧値V maxをA/D変換レンジとし、積分回路10か ら出力される積分信号を入力して、この積分信号をA/ D変換し、そのA/D変換の結果を第2のデジタル信号 として出力する。

実施形態に係る光検出装置2の動作と略同様に動作し、第2の実施形態に係る光検出装置2が奏する効果と略同様の効果を奏する。ただし、本実施形態では、CDS回路20が設けられていないので、積分回路10から出力される積分信号にオフセット変動が含まれていたとしても、この影響を除去することができないが、更に回路規模が小さく、コストが安く、消費電力が小さくなる。【0044】(第4の実施形態)次に、本発明に係る光検出装置の第4の実施形態に伝る光検出装置4の回路図である。第404の実施形態に係る光検出装置4は、A/D変換回路50を除いて第2の実施形態に係る光検出装置2(図4)

[0043]本実施形態に係る光検出装置3は、第2の 30

【0045】本実施形態に係る光検出装置4は、L組(L≥2)のユニット100,~100、シフトレジスタ200およびA/D変換回路50を備える。各ユニット100,~100、それぞれは、フォトダイオードPD、積分回路10、CDS回路20、比較回路30、計数回路40、リセット回路62、ホールド回路70およびスイッチ素子列80を備える。

をアレイ化したものである。

【0046】ホールド回路70は、図8に回路図を示すように、入力端子と出力端子との間に順にスイッチ素子SW,およびアンプA,を有しており、スイッチ素子SW,とアンプA,との間の接続点が容量素子C,を介して接地されている。このホールド回路70は、スイッチ素子SW,が閉じているときに入力端子に入力したCDS信号を容量素子C,に記憶し、スイッチ素子SW,が開いた後も、容量素子C,に記憶されているCDS信号を保持し、このCDS信号をアンプA,を介して出力端子から出力する。

【0047】スイッチ素子列80は、計数回路40から出力される第1のデジタル信号のビット数Mに値1を加えた個数のスイッチ素子が並列的に設けられたものであって、これら(M+1)個のスイッチ素子が同時に開閉する。このスイッチ素子列80は、閉じているときに、計数回路40から出力されるMビットの第1のデジタル信号を出力し、また、ホールド回路70により保持され出力されるCDS信号をA/D変換回路50へ出力する

 【0048】シフトレジスタ200は、上組のユニット 100、~100、それぞれのスイッチ素子列80を順次 に閉じる。A/D変換回路50は、上組のユニット10 0、~100、のうち何れかのユニットから出力されるC DS信号を入力して、このCDS信号をA/D変換し、 そのA/D変換の結果をNビットの第2のデジタル信号 として出力する。

【0049】本実施形態に係る光検出装置4では、L組のユニット100,~100,それぞれのフォトダイオードPD、積分回路10、CDS回路20、比較回路30、計数回路40およびリセット回路62は、図2に示したタイミングチャートの時刻 t 6までは同様に動作する。

【0050】本実施形態では、L組のユニット100、~100、それぞれにおいて、ホールド回路70のスイッチ素子SW,は、時刻t6前に一旦閉じて時刻t6に開く、これにより、時刻t6にCDS回路20から出力されているCDS信号がホールド回路70の容量素子C,に保持され、時刻t6以降、このCDS信号はアンプA,を介して出力端子から出力される。

40 【0051】時刻t6以降、先ず、第1番目のユニット 1001のスイッチ素子列80のみがシフトレジスタ200の制御により閉じる。そして、第1番目のユニット 1001の計数回路40から出力されたMビットの第1のデジタル信号が第1番目のユニット1001のホールド 回路70により保持され出力されたCDS信号がA/D変換回路50によりA/D変換され、Nビットの第2の デジタル信号がA/D変換回路50より出力される。すなわち、第1番目のユニット1001のスイッチ素子列 80が閉じている間に、第1番目のユニット1001の

13

フォトダイオードPDが受光した光量に応じたデジタル信号(上位Mビットの第1のデジタル信号+下位Nビットの第2のデジタル信号)が、この光検出装置4の出力信号として出力される。

【0052】続いて、第2番目のユニット100.のスイッチ素子列80のみがシフトレジスタ200の制御により閉じる。そして、第2番目のユニット100.の計数回路40から出力されたMビットの第1のデジタル信号が第2番目のユニット100.のホールド回路70により保持され出力されたCDS信号がA/D変換回路50によりA/D変換され、Nビットの第2のデジタル信号がA/D変換回路50より出力される。すなわち、第2番目のユニット100.のスイッチ素子列80が閉じている間に、第2番目のユニット100.のフォトダイオードPDが受光した光量に応じたデジタル信号(上位Mビットの第1のデジタル信号+下位Nビットの第2のデジタル信号)が、この光検出装置4の出力信号として出力される。

【0053】以降も同様にして、ユニット100,~100、それぞれのフォトダイオードPDが受光した光量に応じたデジタル信号(上位Mビットの第1のデジタル信号+下位Nビットの第2のデジタル信号)が、この光検出装置4の出力信号として順次に出力される。

【0054】本実施形態に係る光検出装置4は、第2の実施形態に係る光検出装置2が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、本実施形態に係る光検出装置4は、複数のフォトダイオードPDが1次元状または2次元状にアレイ配置されることにより、1次元または2次元の光像を撮像することができる。しかも、各フォトダイオードPDによる光検出のダイナミックレンジ(デジタル信号のビット数)が大きいので、撮像される光像の階調数を多くすることができる。

【0055】本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、アレイ化するに際しては、第4の実施形態ではA/D変換回路50を各ユニットに含めることなく共通のものとしたが、A/D変換回路50を各ユニットに含めてアレイ化してもよい。半導体チップ上に集積化することを考えると、前40者の場合には、分解能が高いA/D変換回路を実現することができるものの、撮像スピードが犠牲となるのに対して、後者の場合には、高速撮像が可能となるものの、A/D変換回路の分解能を高めることができない。

【0056】また、第4の実施形態では第2の実施形態 に係る光検出装置をアレイ化したが、第1または第3の 実施形態に係る光検出装置をアレイ化してもよい。ま た、第3の実施形態において、リセット回路62に替え て、第1の実施形態における論理和回路61を設けても よい。 [0057]

【発明の効果】以上、詳細に説明したとおり、本発明に よれば、受光した光の光量に応じて受光素子より出力さ れた電流信号は積分回路に入力し、この積分回路では、 その電流信号に応じた電荷が蓄積され、その蓄積された 電荷の量に応じた積分信号が出力される。比較回路で は、積分回路から出力された積分信号の値と基準電圧値 とが大小比較され、積分信号の値が基準電圧値以上であ れば、その旨を示す飽和信号が出力される。そして、リ 10 セット手段により、比較回路から出力される飽和信号に 基づいて、積分信号の値が基準電圧値以上であるとき に、積分回路に蓄積されている電荷がリセットされる。 計数回路により、との飽和信号に基づいて、積分信号の 値が基準電圧値以上となった事象が計数されて、その計 数値が第1のデジタル信号として出力される。また、積 分回路から出力された積分信号は、基準電圧値をA/D 変換レンジとするA/D変換回路によりA/D変換され て、そのA/D変換の結果が第2のデジタル信号として 出力される。第1および第2のデジタル信号が、この光 20 検出装置の出力信号となる。

【0058】したがって、A/D変換回路に加えて比較回路や計数回路を設けたことにより、光検出のダイナミックレンジ(出力されるデジタル信号のビット数)を大きくすることができる。また、積分回路に蓄積される電荷をダンプすることが無いので、スイッチングノイズの問題が生じることなく、光検出精度が優れ、微弱光の光量を検出するのにも好適である。また、比較回路、計数回路およびリセット手段の回路規模が小さく、したがって、コストが安く、また、消費電力が小さい。

60 【0059】また、積分回路の後段にCDS回路を備えるととにより、積分回路から出力される積分信号に含まれるオフセット変動の影響をCDS回路により除去するとができる。

【0060】また、受光素子、積分回路、比較回路、リセット手段および計数回路を複数組備えることにより、各組それぞれの受光素子が受光した光の光量に応じた第1および第2のデジタル信号が順次に出力されるので、多くの階調数で1次元または2次元の光像を撮像することができる。

0 【0061】また、リセット手段は、積分回路に蓄積されている電荷を相殺するだけの電荷を注入することで、 積分回路に蓄積されている電荷をリセットするのが好適 であり、この場合には、積分回路のリセット動作の後に 直ちに積分動作が再開されるので、リセットに時間を要 せず、積分作用を中段することないので、連続して積分 を行うことができる。

【図面の簡単な説明】

【図1】第1の実施形態に係る光検出装置の回路図であ ス

50 【図2】第1の実施形態に係る光検出装置の動作を説明

16

するタイミングチャートである。

10

【図3】第1の実施形態に係る光検出装置の時刻 t 2 付近における動作を説明するために時間軸を拡大したタイミングチャートである。

【図4】第2の実施形態に係る光検出装置の回路図である。

【図5】第2の実施形態に係る光検出装置の時刻 t 2付近における動作を説明するために時間軸を拡大したタイミングチャートである。

【図6】第3の実施形態に係る光検出装置の回路図であ*10 トレジスタ。

*る。


【図7】第4の実施形態に係る光検出装置の回路図であ ろ。

【図8】ホールド回路の回路図である。


【符号の説明】

1~4…光検出装置、10…積分回路、20…CDS回路、30…比較回路、40…計数回路、50…A/D変換回路、61…論理和回路、62…リセット回路、70…ホールド回路、80…スイッチ素子列、200…シフトレジスタ。


【図4】




【図5】




【図6】



【図7】





フロントページの続き

Fターム(参考) 2G065 AA04 AA11 AB04 BA09 BA33

BA34 BC01 BC08 BC14 BC15

BC16 BC17 BC28

5C024 AA01 CA05 CA15 EA04 FA01

GA48 HA06 HA07 HA14 HA17

HA18

5F049 MA01 NA19 NA20 NB03 NB05

UA20